• 유튜브
  • 검색

'3나노' 약속 지킨 삼성전자, 대만 TSMC 앞섰다

  • 2022.06.30(목) 11:13

차세대 트랜지스터 기술 기반 최초
시장 우려 결국 기우로, 파급력 관심
고성능·저전력 시스템 반도체 적용

삼성전자가 작년 10월 약속한 대로 게이트올어라운드(GAA·Gate-All-Around) 기반 3nm(나노미터·10억분의 1m) 반도체 공정 양산(대량생산)을 30일 세계 최초로 시작했다. 이로써 삼성전자는 차세대 파운드리(반도체 위탁생산) 산업 1위인 대만의 TSMC를 추격할 수 있는 발판을 마련하게 됐다.  

3나노 파운드리 양산에 참여한 삼성전자의 파운드리사업부, 반도체연구소, 글로벌 제조&인프라총괄 주역들이 손가락으로 3을 가리키며 3나노 파운드리 양산을 축하하고 있다. /사진=삼성전자

삼성, 3나노 양산 약속 지켰다

삼성전자는 30일 GAA 기술을 적용한 3나노 파운드리 공정 기반의 초도 양산을 시작했다고 밝혔다.

이날 최시영 삼성전자 파운드리사업부장 사장은 "삼성전자는 파운드리 업계 최초로 '하이-케이 메탈 게이트(High-K Metal Gate)', 핀펫(FinFET), EUV 등 신기술을 선제적으로 도입하며 빠르게 성장해 왔고, 이번에 MBCFET GAA기술을 적용한 3나노 공정의 파운드리 서비스 또한 세계 최초로 제공하게 됐다"고 밝혔다. 

아울러 "앞으로도 차별화된 기술을 적극 개발하고, 공정 성숙도를 빠르게 높이는 시스템을 구축해 나가겠다"고 밝혔다.

앞서 최 사장은 지난해 10월 열린 '삼성 파운드리 포럼'에서 올 상반기까지 3나노 양산을 시작하겠다고 밝혔는데 그 약속을 정확히 지킨 셈이다. 일각에선 3나노 반도체 양산이 워낙 최첨단 기술이라 삼성전자가 수율 문제로 양산 시기를 미루는게 아니냐는 관측이 나왔다. 이번 발표로 이러한 시장의 우려는 기우로 끝나게 됐다.

그만큼 3나노 공정은 반도체 제조 공정 가운데 가장 앞선 기술이다. 차세대 트랜지스터 구조인 GAA 신기술을 적용한 3나노 공정 파운드리 서비스는 세계 파운드리 업체 중 삼성전자가 유일하다.

이로써 삼성전자는 파운드리 업계 1위이자 경쟁사인 대만의 TSMC보다 한발 앞서 3나노 공정을 구현하게 됐다. TSMC는 올 하반기에 3나노 공정을 도입하겠다는 방침인데 세계 파운드리 시장의 절반 이상을 차지하고 있는 TSMC보다 삼성전자가 더 빨리 3나노 공정 양산에 성공하게 된 것이다.

삼성전자는 메모리 사업에서 쌓은 노하우를 기반으로 약 30년 앞서 파운드리 사업을 시작한 TSMC의 기술력을 빠르게 따라잡고 있다. 삼성전자가 3나노 공정 양산을 계기로 파운드리 주도권을 가져오게 되면 그 파급력은 크다는 분석이다.

TSMC의 시가총액은 566조원 수준으로, 삼성전자(348조)를 뛰어넘고 있다. 삼성전자는 지난달 파운드리를 미래 먹거리로 지목하며 "삼성의 파운드리가 세계 1위로 성장할 경우 삼성전자보다 큰 기업이 국내에 추가로 생기는 것과 비슷한 경제적 효과"라고 설명했다.

고성능 컴퓨팅용 시스템반도체 이어 모바일로 확대

삼성전자는 3나노 공정의 고성능 컴퓨팅(HPC, High-Performance Computing)용 시스템 반도체를 초도 생산한데 이어, 모바일 SoC 등으로 확대해 나갈 예정이다.

삼성전자는 이번에 반도체를 구성하는 트랜지스터에서 전류가 흐르는 채널(Channel) 4개면을 게이트(Gate)가 둘러 싸는 형태인 차세대 GAA 기술을 세계 최초로 적용했다.

채널의 3개면을 감싸는 기존 핀펫 구조와 비교해, GAA 기술은 게이트의 면적이 넓어지며 공정 미세화에 따른 트랜지스터 성능 저하를 극복하고 데이터 처리 속도와 전력 효율을 높이는 차세대 반도체 핵심 기술로 손꼽힌다.

삼성전자는 채널을 얇고 넓은 모양의 나노시트(Nanosheet) 형태로 구현한 독자적 MBCFET GAA 구조도 적용했다.

나노시트의 폭을 조정하면서 채널의 크기도 다양하게 변경할 수 있으며, 기존 핀펫 구조나 일반적인 나노와이어(Nanowire) GAA 구조에 비해 전류를 더 세밀하게 조절할 수 있어 고성능·저전력 반도체 설계에 큰 장점이 있다.

삼성전자는 나노시트 GAA 구조 적용과 함께 3나노 설계 공정 기술 공동 최적화(DTCO, Design Technology Co-Optimization)를 통해 PPA(Power:소비전력, Performance:성능, Area:면적)를 극대화했다.

삼성전자 3나노 GAA 1세대 공정은 기존 5나노 핀펫 공정과 비교해 전력을 45% 절감하고 성능은 23% 향상, 면적은 16% 축소할 수 있다. 이어 GAA 2세대 공정은 전력을 50% 절감하고, 성능은 30% 향상, 면적은 35% 축소된다.

삼성전자는 향후 고객 요구에 맞춰 차세대 파운드리 서비스 시장을 주도해 나간다는 계획이다.

공정이 미세화되고 반도체에 더 많은 기능과 높은 성능이 담기면서, 칩의 설계와 검증에도 점점 많은 시간이 소요된다.

삼성전자는 시높시스(Synopsys), 케이던스(Cadence) 등 SAFE(Samsung Advanced Foundry Ecosystem) 파트너들과 함께 3나노 공정 기반의 반도체 설계 인프라 및 서비스를 제공함으로써 고객들이 빠른 시간에 제품 완성도를 높일 수 있도록 시스템을 강화해 나갈 계획이다.

naver
SNS 로그인
naver
facebook
google