• 유튜브
  • 검색

SK하이닉스, 2세대 10나노 DDR4 D램 개발

  • 2018.11.12(월) 11:05

이전 세대보다 생산성, 전력소비량 개선
"내년 1분기부터 공급에 나서 수요 대응"

SK하이닉스가 회로 선폭이 더 얇은 D램 개발에 성공했다.


SK하이닉스는 2세대 10나노급(y) 미세공정을 적용한 8기가비트(Gbit) DDR4 D램 개발에 성공했다고 12일 밝혔다.

D램은 회로 선폭에 따라 세대를 구분한다. SK하이닉스가 개발한 이번 제품은 선폭이 10나노 중반대다. 1세대(x) 제품은 선폭이 10나노 후반대다.

2세대 제품은 1세대와 비교해 생산성이 약 20% 향상됐고 전력 소비량도 15% 이상 줄었다. 또한 데이터 전송 속도도 DDR4 규격이 지원하는 최고 속도인 3200Mbps까지 낼 수 있다.

SK하이닉스는 데이터 전송 속도를 끌어올리기 위해 '4Phase Clocking' 설계 기술을 적용했다. 데이터를 전송할 때 주고 받는 신호를 기존보다 두 배로 늘려 제품의 동작 속도와 안정성을 높인 기술이다. 고속도로의 톨게이트를 늘려 차량의 통행을 원활히 하는 것과 같은 원리다.

▲ SK하이닉스가 개발한 2세대 10나노급(1y) DDR4 D램. /사진=SK하이닉스 제공

SK하이닉스는 D램 선폭이 미세해져 약해진 데이터 신호를 감지하기 위해 '센스 앰프 제어 기술'도 도입했다. D램 셀에 작은 전하 형태로 저장된 데이터를 감지하고 증폭시켜 외부로 전달하는 센스 엠프 성능을 강화한 기술이다.

또한 데이터를 증폭하고 전달하는 기능을 담당하는 회로에 전력 소모량이 적은 내부 전원을 추가해 불필요한 전력 사용을 방지했다.

김석 SK하이닉스 디램마케팅담당 상무는 "내년 1분기부터 공급에 나서 시장 수요에 적극적으로 대응할 것"이라고 밝혔다.

한편 SK하이닉스는 PC와 서버를 시작으로 모바일을 비롯한 다양한 기기에 2세대 10나노급 미세공정 기술을 확대 적용해나갈 계획이다.
SNS 로그인
naver
facebook
google